--- title: （３） 競合他社の事業・技術との比較（特許調査）～Cerebras Systems～ tags: author: [角渕由英](https://image.docswell.com/user/ytsunobuchi) site: [Docswell](https://www.docswell.com/) thumbnail: https://bcdn.docswell.com/page/YE9PL8MPJ3.jpg?width=480 description: キャピタリストのための 知的財産デュー・デリジェンス (知財DD) マニュアル―投資検討時の知財DD手順と効率化―のプロンプト実行例 https://www.jpo.go.jp/support/startup/document/vc-ipas-2026/due_diligence.pdf published: May 21, 26 canonical: https://image.docswell.com/s/ytsunobuchi/57NJV8-2026-05-21-133039 --- # Page. 1 ![Page Image](https://bcdn.docswell.com/page/YE9PL8MPJ3.jpg) Executive Summary 「WSE一系の先行優位: 300mmウェハーを巨大AIプロセッサ WSE直系の先行優位: 300mmウェハーを巨大AIプロセッサ として活用する「WSE」アプローチにおいて、製品・特許 ともにCerebras社が最前線を走る。また、研究・基礎特許 の面ではIBMが強力な基盤を有する。 Wafer-Scale Engine × AI Semiconductor 特許ランドスケープ調査報告書 「光I/O・CPO」による包囲網: WSE級の巨大半導体を実 用的なシステムへと昇華させるための周辺技術(外部との 通信帯域)においては、Nubis、Celestial AI、Lightmatter、 Ayar Labsなどの光通信スペシャリストに加え、Intel、 TSMCが強力な特許網を構築している。 「近接メモリ」によるボトルネック解消: AI演算における 最大の課題である「メモリ帯域と消費電力の壁(Memory Wall)」に対しては、MicronとSamsungがWafer-on-Wafer やHBM-PIMなどの3D積層・近接メモリ技術で主導権を握 っている。 対象企業: Cerebras Systems 対象技術: Wafer-Scale Engine (WSE) 対象用途: AI半導体 作成日: 2026年5月21日 # Page. 2 ![Page Image](https://bcdn.docswell.com/page/GE8DX8LXED.jpg) WSE (Wafer-Scale Engine) の真価を発揮するには、演算基板そのもの (中心技術) に 加え、光I/Oや積層メモリ等の「周辺技術エコシステム」の確立が不可欠である。 System Architecture Blueprint H: 光I/O・シリコンフォトニクス・CPO I: 大型 パッケージ・ インターポーザ C: オンウェハ/オ ンパッケージNoC・ データフロー A: ウェハースケール 演算基板 (WSE/大面積演算) D: W2W・3D積層/ E: HBM/PIM・ 近接メモリAI J: 製造・試験 F: 電源・PDN/G: 熱管理・冷却 B: 欠陥耐性・冗長化・歩留まり救済 中心技術: CerebrasのWSEそのもの、および300mm級ウェハースケール演算基板。 周辺技術: 欠陥救済、オンウェハ通信、W2W/3Dメモリ、電源・冷却、光I/O、大型インターポーザ等、 WSEを実用システムとして稼働させるための必須技術群。 # Page. 3 ![Page Image](https://bcdn.docswell.com/page/LELM8RLN7R.jpg) CerebrasがWSEコア技術で先行する一方、周辺技術(光I/O、HBM、大型実装)ではIntel、 TSMC、Celestial AI等のスペシャリストによる包囲網が形成されている。 = 出願確認あり・注力領域 = 出願確認あり × = 今回範囲では未確認 A (WSE/ 大面積) B (欠陥冗長) C (NoC/ データフロー) D (W2W/ 3D積層) E (HBM/ PIM) F (電源/ PDN) G (熱/冷却) H (光I/O/ CPO) I (大型PKG) J (製造/ 試験) WSE・演算専業 Cerebras Systems ●● ● ●● ●● ●● ● ● ● ●● ●● IBM ●● ● ●● ●● ●● ●● ●● - ●● ●● ファウンドリ・メガチップ Intel ● ● ● ● ● ● ● ●● ●● ●● TSMC ● ● ● ● ● ● ● ●● ●● ●● 光通信・I/O専業 Nubis Communications ● - ● ● - ● ● ●● ●● ●● Celestial AI ● - ● ● - ● ● ●● ●● ●● Lightmatter ● ● ● ● ● - ● ●● ●● ●● Ayar Labs - - ● ● ● - - ●● ●● ●● メモリ専業 Micron Technology - ● ● ●● ●● - ● - ● ● Samsung Electronics - - ● ● ●● - - ● ○ ● # Page. 4 ![Page Image](https://bcdn.docswell.com/page/4JMY6RMQJW.jpg) レチクル限界を超えるWSEの実現において、歩留まり低下を防ぐ「欠陥救済(冗長化)」 と、ダイ間を直接繋ぐ「ウェハー上通信」が最重要特許群となっている。 The Challenge: Yield & Communication Barriers レチクルサイズを超え る集積では、一部のPE (演算要素)不良がウェ ハー全体の歩留まり 低下に直結する。また、 切り離さないダイ間の 通信確立が不可欠。 The Solutions & Key Patents Cerebras - Yield & Redundancy [US11328208B2 / 分類B] 課題: 一部の不良PEによる全体歩留まり低下。 解決策: テストで不良PEを識別し、冗長PE・冗長インターコネ クトトポロジを再構成。深層学習アクセラレータと しての使用を可能にする。 Cerebras - Wafer-Scale Communication [US10923456B2 / 分類A/C] 課題: 個片ダイ間の通信レイテンシと大面積集積の制約。 解決策: 複数ダイを切り離さず同一ウェハ上に残し、隣接ダイ間 に直接通信回路を形成。後工程配線と試験後接続を活用。 IBM - W2W Routing Integration [US11335657B2 / 分類A/D/I] 課題: ウェハ上の高密度接続と、配線・電源・メモリの統合。 解決策: 演算ウェハと相互接続ウェハを対向接合(W2W)。TSV、 ルータ、電源変換、メモリを第2ウェハ側に完全に統合。 # Page. 5 ![Page Image](https://bcdn.docswell.com/page/PJR9PRVK79.jpg) 巨大AI計算機から外部へのデータ転送(I/O)の限界を超えるため、NubisやCelestial AIをはじめとする企業が「光/電気の混載(CPO)」に特許を集中させている。 Before (電気配線の限界) Bottleneck 帯域・電力・熱の物理的制約 After (CPO / 光通信) 200Tbps級の高帯域・低電力 Nubis Communications [US20240036254A1 / 分類H] アプローチ: ウェハースケール処理モジュール の各辺にCPOモジュール/PIC/EICを2次元配 置。1辺50~100Tbps、合計200Tbps級の光 I/Oを構成し、複数ウェハ間の光接続を実現。 Celestial AI [US12271595B2 / 分類C/H] アプローチ: 電気配線の帯域・電力制約を打破 するため、光ファブリック、光ルータ、メモリ コントローラ用フォトニックIFを構成。処理要 素とシステムメモリを光ネットワークで直結。 Intel [US20230352464A1 / 分類H/I] アプローチ: レチクルステッチングとシリコン フォトニクスを融合。複数ダイ・光接続・大型 パッケージを組み合わせ、AI/HPC向けのゼタ スケール級集積を狙う。 # Page. 6 ![Page Image](https://bcdn.docswell.com/page/PEXQ3RZ5JX.jpg) 演算速度に対するメモリ帯域の不足(Memory Wall)を解消すべく、MicronやSamsungはロジック とメモリの「ウェハー間接合(W2W)」や「メモリ内演算(PIM)」の実装を急いでいる。 ロジックウェハー/ AI Accelerator TSV (シリコン貫通電極)/ ハイブリッドボンディング メモリウェハー/ HBM (High Bandwidth Memory) Micron Technology - W2W Logic/Memory Bonding [US20230048855A1 / 分類D/E] 解決策: メリウェハとロジックウェハをWafer-on-Wafer接 合。AI accelerator/DLAをメモリーデータパスに極限まで近接 させ、オフチップ転送の電力・性能ボトルネックを排除。 Samsung Electronics - HBM-PIM / Photonic TSV [US11398453B2 / US11119677B2 / 分類E] 解決策: HBMスタックのロジックダイにメモリ検索エンジンを 持たせ、深層学習処理をメモリ内で実行(PIM)。さらにシリコ ンフォトニックTSVを導入し、帯域・エネルギー制約を突破。 TSMC - 3DIC Photonic Integration [US11796735B2 / 分類D/H] 解決策: 光デバイスと電子デバイスを3DIC内で統合。複数の フォトニックダイを積層し電子ダイと接合することで、光/電 気変換と信号処理を高密度にパッケージング。 # Page. 7 ![Page Image](https://bcdn.docswell.com/page/3EK9YR8RED.jpg) 巨大化するAI半導体の実装には、未曾有の電力供給(PDN)、排熱(水冷/マイクロチャ ネル)、および大型インターポーザの組み立てが物理的ハードルとなる。 Process Element Teardown 冷却層 (Thermal/Cooling) IBM [US11651973B2] (分類G/J) 技術: ウェハースケール構造に対するマイクロチャネル冷却ウェハ、ガラスマニホールドの 組み立て。 特長: アライメント治具や真空リフロー等を用い、大型ウェハ構造組み立て時の位置合わせ ・反り・歩留まりの課題を解決。 給電層 (Power Delivery Network) Cerebras Systems [US10840216B2] (分類F) 技術: 近接電源配置とデカップリング。 特長: ウェハースケールプロセッサの致命的課題であるインダクタンスと電圧降下を防ぐ ため、PCBとプロセッサ間に電力変換器を近接配置し、導電経路を極限まで短縮。 パッケージング層 (Interposer/Integration) Intel [US20240027706A1] (分類I/J) 技術: ガラスインターポーザによるCPO実装。 特長: ガラスブロックに光路、ミラー、レンズを形成し、FAUとPIC/EICを接続。パッケー ジ厚みと光結合の課題を克服。 # Page. 8 ![Page Image](https://bcdn.docswell.com/page/L73W982G75.jpg) WSEはAI計算の究極形の一つだが、単独企業での完結は不可能であり、光通信・次世代メモリ・高 度パッケージングを牽引するプレイヤー達との統合(エコシステム構築)が次世代覇権の鍵となる。 [Core Layer: 演算・アーキテクチャ基盤] Cerebras (WSEプロダクト・冗長化アーキテクチャの絶対的優位) IBM (ウェハースケール基礎研究・熱管理アプローチ) [Memory Layer: 近接データ統合] Micron / Samsung (HBM-PIM / W2W積層によるMemory Wallの打破) [I/O & Fabric Layer: 超広帯域光ネットワーク] Nubis, Celestial AI, Lightmatter, Ayar Labs (CPO・Photonic Fabricによるスケールアウト実現) [Manufacturing & Packaging Layer: 物理実装・インターポーザ] TSMC, Intel (CoWoS、ガラスインターポーザ、3DIC等による異種統合の受け皿) 戦略的示唆 (Strategic Implication) 本特許ランドスケープが示す通り、次世代AI半導体 の競争軸は「単一チップのトランジスタ数」から、「異 種チップ(光・メモリ・演算)をいかに統合するか」 というシステムレベルのパッケージング・エコシステム競 争へと完全に移行している。WSEの社会実装も、 この水平分業型エコシステムとのシームレスな統合に かかっている。